SPI總線的結(jié)構(gòu)原理
SPI總線系統(tǒng)是Motorola公司提出的一種同步串行外設(shè)接口，允許MCU與各種外圍設(shè)備以同步串行方式進(jìn)行通信來交換信息。SPI 總線接口一般使用4根線：串行時(shí)鐘線SCK、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線MOSI和低電平有效的從機(jī)選擇線SS，SPI總線接口電路結(jié)構(gòu)如圖所示。由于SPI系統(tǒng)總線只需3根公共的時(shí)鐘數(shù)據(jù)線和若干位獨(dú)立的從機(jī)選擇線，在SPI從設(shè)備較少而沒有總線擴(kuò)展能力的單片機(jī)系統(tǒng)中使用特別方便。SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出的串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性（CPOL）對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位（CPHA）能夠用于選擇兩種不同的傳輸協(xié)議進(jìn)行數(shù)據(jù)傳輸。如果CPHA＝0，在串行同步時(shí)鐘的第一個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA＝1，在串行同步時(shí)鐘的第二個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)間時(shí)鐘相位和極性應(yīng)該一致。
由于SPI系統(tǒng)總線一共只需3～4位數(shù)據(jù)線和控制線即可實(shí)現(xiàn)與具有SPI總線接口功能的各種I/O器件進(jìn)行連接，而擴(kuò)展并行總線則需要8根數(shù)據(jù)線、8～16位地址線、2～3位控制線，因此，采用SPI總線接口可以簡化電路設(shè)計(jì)，節(jié)省很多常規(guī)電路中的接口器件和I/O口線，提高設(shè)計(jì)的可靠性。
由此可見，在智能儀器和工業(yè)測控系統(tǒng)中，對于不具有SPI接口的單片機(jī)，當(dāng)傳輸速度要求不是太高時(shí)，使用SPI總線可以增加應(yīng)用系統(tǒng)接口器件的種類，可以提高應(yīng)用系統(tǒng)的性能。
圖 SPI總線接口電路結(jié)構(gòu)
編輯：admin 最后修改時(shí)間：2018-05-08
