MOS管閾值電壓與溝長和溝寬的關系及影響閾值電壓的因素分析

閾值電壓 （Threshold voltage）：通常將傳輸特性曲線中輸出電流隨輸入電壓改變而急劇變化轉折區(qū)的中點對應的輸入電壓稱為閾值電壓。在描述不同的器件時具有不同的參數(shù)。如描述場發(fā)射的特性時，電流達到10mA時的電壓被稱為閾值電壓。

MOS管閾值電壓與溝長和溝寬的關系

關于 MOSFET 的 W 和 L 對其閾值電壓 Vth 的影響，實際在考慮工藝相關因素后都是比較復雜，但是也可以有一些簡化的分析，這里主要還是分析當晶體管處在窄溝道和短溝道情況下，MOSFET 耗盡區(qū)的電荷的變化，從而分析其對晶體管的閾值電壓的作用。

Narrow channel 窄溝的分析

從上圖可以看到，決定MOSFET閾值電壓的耗盡層電荷，并不僅是在柵下區(qū)域的電荷 Qch；實際上在圖中耗盡區(qū)左右與表面相接處，還需要有額外的電荷 Qchw。

在晶體管的溝寬 W 較大時，Qchw 這一額外的電荷可以忽略；而當溝寬 W 較小時，Qchw 不能再忽略，使得等效的耗盡層電荷密度增加，MOS 管的閾值電壓升高，即如上面圖所示。

實際上，窄溝導致的閾值電壓的變化也可以理解為在溝寬 W 方向的邊緣電場的電力線出現(xiàn)在溝道以外，因此需要更多的柵電壓來維持溝道開啟。因此窄溝的效應實際上與具體的集成電路工藝，例如器件采用的隔離方式和隔離區(qū)域的摻雜濃度等關系很大。

對于 STI （shallow trench isolaTIon） 隔離方式的 MOSFET， 由于 STI wall 的作用，溝寬 W 方向的邊緣電場的電力線實際上是在溝道方向集中，因此會出現(xiàn)所謂的 inverse narrow-width effect，也即是隨著溝寬 W 的減小，閾值電壓隨之減小。

Short channel 短溝的分析

如上面左圖所示， 晶體管中耗盡層電荷包括從源到漏的所有電荷。 但是， 實際上在靠近源和漏端的部分電荷 Qchl ， 不再直接受控于柵， 而是由源和漏來控制。 因此 Qchl 是不應該包含在閾值電壓的計算中的。

類似之前的分析， 當溝長 L 較小時， 需要考慮 Qchl 影響， 使等效的耗盡層電荷密度減小， MOS 管的閾值電壓減小，即如上面右圖所示。

在具體工藝中， 由于存在溝道的非均勻摻雜等現(xiàn)象，實際上會使得有 reverse short-channel effect 的出現(xiàn)，即隨著 MOSFET 的溝長 L 的減小，閾值電壓會先小幅升高，之后 L 進一步減小時，閾值電壓下降，并且此時的閾值電壓對溝長的變化更為敏感。

影響閾值電壓的因素

一個特定的晶體管的閾值電壓和很多因素有關，包括backgate的摻雜，電介質(zhì)的厚度，柵極材質(zhì)和電介質(zhì)中的過剩電荷。

1、背柵的摻雜

背柵（backgate）的摻雜是決定閾值電壓的主要因素。如果背柵摻雜

越重，它就越難反轉。要反轉就要更強的電場，閾值電壓就上升了。MOS管的背柵摻雜能通過在介電層表面下的稍微的implant來調(diào)整。

2、電介質(zhì)

電介質(zhì)在決定閾值電壓方面也起了重要作用。厚電介質(zhì)由于比較厚而削弱了電場。所以厚電介質(zhì)使閾值電壓上升，而薄電介質(zhì)使閾值電壓下降。

3、柵極的物質(zhì)成分

柵極（gate）的物質(zhì)成分對閾值電壓也有所影響。如上所述，當GATE和BACKGATE短接時，電場就施加在gate oxide上。

4、介電層與柵極界面上過剩的電荷

GATE OXIDE或氧化物和硅表面之間界面上過剩的電荷也可能影響閾值電壓。這些電荷中可能有離子化的雜質(zhì)原子，捕獲的載流子，或結構缺陷。電介質(zhì)或它表面捕獲的電荷會影響電場并進一步影響閾值電壓。如果被捕獲的電子隨著時間，溫度或偏置電壓而變化，那么閾值電壓也會跟著變化。