AC耦合電容組裝結(jié)構(gòu)的優(yōu)化
很多人都說(shuō)，高速電路看著比普通的電路的電路結(jié)構(gòu)簡(jiǎn)單，但是為什么都說(shuō)很難，說(shuō)這話的工程師可能還沒(méi)有深入的了解高速電路的特點(diǎn)。沒(méi)錯(cuò)，在做低速電路的時(shí)候，總想著要做電路匹配等等，高速電路相對(duì)來(lái)講確實(shí)簡(jiǎn)單，不是兩顆芯片中間加兩顆AC耦合電容直接相連，就是一顆芯片與連接器中間加兩顆AC耦合電容直接相連。但是不要看著結(jié)構(gòu)簡(jiǎn)單，因?yàn)樵诟咚匐娐分，電路已?jīng)不是簡(jiǎn)單的電路，電容也不是簡(jiǎn)單的一顆電容啦,這一顆電容優(yōu)化不好，可能就會(huì)導(dǎo)致你整個(gè)高速電路設(shè)計(jì)失敗。
在高速串行鏈路中，為了讓工作在不同電壓下的發(fā)送器和接收器能夠連接(也許是為了不影響各自buffer模擬電路部分的靜態(tài)工作點(diǎn))，需要在通路中加入AC耦合電容，但是AC耦合電容自身和焊接電容的焊盤會(huì)給通路帶來(lái)阻抗的不連續(xù)性，這在設(shè)計(jì)中都需要仔細(xì)考慮。
以一個(gè)典型的通路作為實(shí)例案例來(lái)研究這個(gè)問(wèn)題
當(dāng)信號(hào)傳到AC耦合電容處，由于焊盤的面積和電容兩端的引腳比較大，這個(gè)點(diǎn)的寄生電容必然很大，最終在阻抗曲線TDR圖上對(duì)應(yīng)地顯示出阻抗偏小，進(jìn)而導(dǎo)致return loss變的很大。為了讓阻抗連續(xù)，減小電路的容性，提高阻抗，通常采取在電容的下方隔層參考（挖空某些層），如下圖
接下來(lái),我們將通過(guò)修改前后的電容結(jié)構(gòu)分別做3D電磁場(chǎng)仿真，對(duì)比其處理前后的阻抗、回波損耗以及插入損耗。
一、對(duì)比阻抗（TDR）
用前面3D電磁場(chǎng)仿真得到的S參數(shù)對(duì)這兩種電路做TDR分析：
1) 沒(méi)有處理時(shí)
2) 做隔層處理
可以看到未處理之前阻抗的不連續(xù)點(diǎn)很明顯，做隔層處理之后的阻抗改善很多，幾乎看不到任何的不連續(xù)了。
二、對(duì)比回?fù)p
1) 沒(méi)有處理時(shí)
2) 做隔層處理
隔層處理之后，無(wú)論是S11還是S22，都要比原來(lái)的改善很多，回波損耗在-30dB以下，這在實(shí)際的通路中的響應(yīng)降到最低。從S22>S11可以看出靠近電容端的端口回?fù)p要大。
三、對(duì)比插損
1) 沒(méi)有處理時(shí)
2) 做隔層處理
從仿真結(jié)果上看，對(duì)AC耦合不連續(xù)點(diǎn)的處理與否，對(duì)插入損耗的影響不大。
從以上三個(gè)結(jié)果的分析可以發(fā)現(xiàn)，AC耦合電容的焊盤的處理對(duì)信號(hào)網(wǎng)絡(luò)的阻抗和回波損耗的影響非常大。我們?cè)趯?shí)驗(yàn)中使用的還是0402的電容，現(xiàn)在很多工程師還在使用0603或者是更大size的電容，如果不進(jìn)行處理，其影響肯定更大。但是大家在使用隔層參考的時(shí)候，還是需要謹(jǐn)慎一些，不要想當(dāng)然的看到電容，就把下面所有的參考層都挖空。還是建議通過(guò)一些仿真之后再確定是否要做處理，或者是如何做處理。
編輯：admin 最后修改時(shí)間：2017-12-13
