專業(yè)角度解析：負(fù)載電容對(duì)晶振的影響
電容是電力以及各種產(chǎn)品都不可缺少的關(guān)鍵。而對(duì)于電容來(lái)說(shuō)，不同作用以及不同類型的電容其是會(huì)對(duì)其他的細(xì)節(jié)造成一定影響的。就拿負(fù)載電容來(lái)說(shuō)，負(fù)載電容對(duì)晶振的影響就是很大的。尤其是會(huì)影響到其晶振頻點(diǎn)的大小。接下來(lái)和穎特新小編一起來(lái)了解一下吧。
其實(shí)對(duì)于晶振來(lái)說(shuō)，其是不需要電容的。而對(duì)于晶體則是需要電容的。按照晶振的實(shí)際頻率和標(biāo)稱頻率之間的關(guān)系：
Fx = F0(1+C1/(C0+CL))^(1/2)；
而CL = Cg*Cd/(Cg+Cd)+Cs;其中Cs為雜散電容，Cg和Cd為我們外部加的兩個(gè)電容，通常大家取值相等，它們對(duì)串聯(lián)起來(lái)加上雜散電容即為晶振的負(fù)載電容CL。我們可以從中得知負(fù)載電容的減小可以使實(shí)際頻率Fx變大，
從以上的計(jì)算公式來(lái)說(shuō)，可以得出一定的結(jié)論。那就是晶振電路上的兩個(gè)電容可以不相等，通過(guò)微調(diào)電容的值可以微調(diào)晶振的振蕩頻率，不過(guò)如果測(cè)了幾片晶振，頻率有大有小，而且偏移較大，那么這個(gè)晶振顯然是不合格的。
對(duì)于晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd，Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容。這個(gè)是必須要掌握和了解的關(guān)鍵所在。Cic（集成電路內(nèi)部電容）+△C（PCB上電容).就是說(shuō)負(fù)載電容15pf的話，兩邊個(gè)接27pf的差不多了，一般a為6.5～13.5pF中所提到的Cic，個(gè)人理解應(yīng)該是晶體內(nèi)部晶片引線間的寄生電容，此電容一般最大值在7pf（datasheet給出的值），實(shí)際一般在3~5pF，在計(jì)算外接的兩個(gè)電容值時(shí)，要考慮到此值。
綜上所述，負(fù)載電容對(duì)晶振的影響是很大的。因此對(duì)于負(fù)載電容的使用是需要根據(jù)實(shí)際需求來(lái)選擇的。并非是在任何的情況下使用都能夠達(dá)到好的效果。畢竟對(duì)于晶振來(lái)說(shuō)，其本身是不需要電容的。
編輯：admin 最后修改時(shí)間：2023-05-29
