�����^100Ӣ��ԽҰِ�������������ȫ�����T����ߵ�оƬ
���������ȫ�����T����ߵ�оƬFPGA�������һ�����10����ݗ������������ȫ����C�ܵ�оƬ֮һ���o����I(y��)�����W�����s�o����Խ�������������@�оƬ���w�rֵ���ܳ��^500�fԪ��
����35��+100�����R���ɽ��v��߀�����^2008������RDL100Ӣ��ԽҰِ��Rio Del Lago 100 Mile Endurance Run�����@��һ�Ҫ����30С�r������ȫ�̵�ԽҰِ������؛��r����оƬ������
�]�e���@���պ�������RDL100Ӣ��ԽҰِ����������FPGAоƬ�I����ϴ�Xilinx ��˾����CEO Victor Peng��
161�����ĥ�Z��־
2018��3��16������FPGA�����Ј������Ї���һ������ĕr��Victor�����������Լ������dȤ�ۺ��R���ɡ�������23�q��һ�����R���������r�]���κΜʂ����҈Գ�������ȫ���������^�̷dz�ʹ�࣬������������ǰ���ʂ����Ҫ�����ڽ���35����������Ӌ����100�����R���ɣ����L��һ����10��ǰ���ӵ���ِ�̞�100Ӣ��s��161�������
161�����ԽҰ��ĥ����һ���Ҿ͕����^ȥ���l�]��Ҫ�@�����v�Լ���
Victor���� Lake Chabot Marathon���R��ِ
Victor���������100Ӣ���R������ȫ���顪��RDL100Ӣ��ԽҰِ��Rio Del Lago 100 Mile Endurance Run�����@�ِ��Ҫ���x����30С�r����ɱ�ِ��һ����r�������B--17С�r������--27С�r�����B--30С�r��
RDL100Ӣ��ԽҰِ·���D
�mȻRDL100̖�Qȫ�������p�ɵ�100Ӣ��ِ�������ǓQ�����ң��Л]��������30С�r������ȫ�����r�ң���2019������RDL100����ʽ�ɞ�ȫ���������(zh��n)�Ե�2020����������100Ӣ��O������ِ���A�xِ��
�Ĺٷ��Wվ2008��ِ�³ɿ�������Victor100Ӣ��ԽҰِ�ɿ�?y��u)?7С�r14��17�룬�������x����λ�����Σ�����39���H�ߌ�����
���@һ݅�������y�ľ����J֪�����������@���ِ�µĕr��ǡ���AMD�x����Xilinx���P�I�r�g��(ji��)�c��Victor���^��־ĥ�Z�������ڜY��
��ɽ����Ҟ�壬Victor��Ҫ�Ĵ��ǡ������к�Xilinx�ĘO�������������
�ƾֵġ�؝�ġ�
��Xilinx�����L����������Victor���I��˾�ڮaƷ�ͼ��g�ό��F���B�m(x��)�������ĮaƷ�����B�ڡ������ڮ������ɺ�ܛ��������ȡ�����ش��ИI(y��)ͻ�ơ�
FPGA��һ���������ܺ����`���� ��ȫ���������s���F�����T��Ҳ�����mȻFPGA���Ըɵ��´_���ܶ࣬����FPGAĿǰ�ڸɵ�����߀�h�h�Ȳ���ͨ�õ�̎������
�@�����ñ��l(f��)�����L�y�}��Ҳ��FPGA��ʮ�������������
����Victor�Լ��������~�������䌍���Լ���������ϵ�����ͬF���Ŀ�����l�������Ӻ����Ӷ���Ҫ���{ʲô�ҾͲ��ܵü���
Ҳ�S��Victor�@���đ����µ����������ğ�����ž��DZ��Ҫ���x���}�����������������罭ɽ��������������FPGA����ƽ�_��
��СȽ����־�ĺ����w���������^һ�������ɷ��ҕ������������־�İ��ݵ��Ͻ���ȥ�����ҳ������־�Č���������������f������СȽ�Y����������`����ˎһ�ӻ֏��ഺ�Ļ�����������ֱ���������ӡ����ᬔ�������|Ů����ˎ�����ˣ�
���ҿ�����Victor��ֻ�ǰѽ�ɽ���������ˣ�߀һ��dzɮ�����ˎ������֮ǰ������xilinx�����Ǻ���Ů�IоƬ�������Ҳֻ��͵͵������ˮ���F��������xilinx������Ժ���Ů�Ɍ����͎��绥����߀���ԅ��ݹ�(ji��)Ŀ��оƬ����߀���Լ�˼�V���оƬ�ͷ����������Uչ����������ٍ���X��
��ǰ��Victor�����º���Ӣ�������S���΄ݵ�׃������u�Ĝ�ɣ����Ҳ�ڲ��ɱ������ܛ��ƽ�����S��������40���q�ĕr������������ǵ����ИI(y��)�p��������57�q�ĕr����������Ŀ����dzɞ��µĎp�塣
����־�ğ���
�����r������������������һ���T����ܲ�����ѬѬ�����������С�֜yԇ������Ӣ����Ψʹ���c�҈�(zh��)ţ�������˶��Ԟ鄢��ֻ�����������҅s�X�Ä��������đM�������²�ֵ�������²��ҵ���
����Ӌ���I���������ASIC,GPU��FPGA���㶦�����挦���������ASIC��GPU��FPGA���^������С��һ�����˕r��Ӣ�ؠ�������κ���ܲ����˕r��Ӣ���_�������ǖ|�njO�ࣿ�˕r��Xilinx��������ƫ������Ą��䣿
AI+�����r�����R���و���һ�����ֵ����Ǿ��ǵ�������������T����һ�������ɽ������(zh��n)���^��Ҳ�������������挦���ͱ��˵Č������y���͛]�е����l��·����ͨ�_�˰���y���͛]������ؿ����_���ˆ���
�䌍����Victor����100Ӣ���R����ِ�µĕr���������ܾ̈́��������~�S�˕r�������_�˰��������ʷ��ܵ��ʣ����������ܲ���������ʢ��֮��Ҋ��̓�o�����ڲ�����Ҋ�����ȣ��@������FPGA��̫�O֮·�
Victor�������U�����ȣ�Xilinx��FPGA�����һ�h(hu��n)���o�˿ɱȣ���������M4��r�g��1500�˴��������Y10�|��Ԫ��ACAPƽ�_�e���o�p�����Ճɴ�^���������Ҳ���Ҫ�����������ֻ��Ҫ����ƽ�_���B(t��i)��ͨ�^ACAP����朽Ӻͼ��٣�ֱ�ӾͿ������������
ʷ�����F��XDF�����������߉�đ���Victor���@�������ݻ������������˶����R����ԭ��FPGA���Ժ�GPU,CPUһ�����ᲢՓ���B�Ӵ����ȥ��׃��������(chu��ng)��δ����
����������ƾ��y������������֮�p����������Victor��
���hOr���������
�挦Ħ�����ɵİl(f��)���������e�Č��֡���Ӣ�ؠ���VictorҲ�����������������f����Ħ�����ɡ��ѽ����������^ȥĦ����������ÿһ��оƬ������һ������15%��20%��������Ħ������߀�Ƅ����ɱ�Ч����������F�ڣ��@�N�Ƅ����t�������M����Ч�������ٵ����ͼܘ��������w���f��Ҫ��õ���ѵ�Ӌ���������������ᘌ��ض����ú͔������ϵ��wϵ�ܘ���
����֮�����Lˮ݆���D��݆��FPGA������µ�Ħ�������ˣ�
Խ��Խ��Č����J�����ɾ���߉�Ķ�������ʹ���ڮ����@���e��Ҫ�����f��Ӣ�ؠ�����Y167�|��Ԫ��ُAltera�r�����ǻ����@�ӵ��Дࡣ��һ�������ܶ˾�s���ڴ�����ڄ�(chu��ng)�¼ܘ������Ը���؈�(zh��)��Ӌ�㹦�ܵ�оƬ������ȸ��TPU��Ӣ���_��GPU��Ӣ�ؠ�CPU+FPGA��
��Victor�s���{ȥFPGA�����O����ASAPƽ�_���L���˂������������оƬ�������ٶȿ��Աȼ�GPU��Ч�ʲ�ݔASIC��ͬ�r�־߂�CPU���m���Ժ�FPGA�Ŀɶ�������
�@��ζ����һֱ�߸����ϵ�FPGA����Victor��ħ��֮������ʳ���g�������Ů���K��Ҫ�·�����
���߰�
FPGA��ʢ��orΣ�C�����Ǒ�(zh��n)���r���Ļ���Σ����Ҳ���_�������Ěvʷ�C��������+AI�r����һ�������fɽǧˮ��һ������溣ɣ�����������Victor���^��100Ӣ��ԽҰِ�����S�㴵���������⣬��Ҳ����һ��ԇԇ��
����admin ����ĕr�g��2019-05-08
