����M481ZGAAE
M481ZGAAE
M481ZGAAE������M481ϵ������ԃr�ȵ�һ�wMCU��QFN33���b�����I(y��)���ض���M4ϵ���ԃr��֮����256K FLASH��96 SRAM���ɹ��_����ֱ������������������M481Z1DAE��
M481ZGAAE��Arm® Cortex®-M4F��������ǎ���DSPָ��ĸ�Ч�ܵ�������������ϵ�y(t��ng)��߿��\(y��n)����192 MHz���ӑB(t��i)�\(y��n)���µĹ��ăH175 ��A/MHz�� ��(n��i)��256 KB�p�^(q��)�K (Dual Bank) �ܘ�(g��u)���Wӛ���w (Flash)����֧��OTA (Over-The-Air) �g�w����������(n��i)��96 KB SRAM�����Sǰ�A(y��)�ȟ��bootloader���ṩ��ȫ���� (Secure Boot) �������Ɍ�����ڃ�(n��i)�����Wӛ���w��(n��i)�ij�ʽ�a�M(j��n)�������ԙz�飬�����ϰ�ȫ���o(h��)�^(q��)�K (Secure Protection ROM)���ṩһ�����ڱ���C(j��)�ܳ�����Y�ϵİ�ȫ���g����(n��i)��һ���Կɟ�� (One-Time Programmable ROM) �^(q��)�K�������ڮa(ch��n)Ʒ�������ڵĹ�����
M481ZGAAE֧��1.8V��3.6V����늉����Լ�-40��C��105��C�Ĺ��I(y��)�������ض�����ϵ�������ж�N����UART/ SPI/ I2C/ PWM��߅���档���b��ʽ��QFN33��
��(y��ng)���I(l��ng)��
��(li��n)�W(w��ng)�O(sh��)�䡢�Y���ռ���������
�P(gu��n)�I���ԣ�
| • | ���� | | | - | ���_(d��)192 MHz Arm® Cortex®-M4F���� | | | - | DSPָ� | | | - | ӛ���w���o(h��)��Ԫ | | | | | • | ӛ���w | | | - | 256 KB ���Wӛ���w | | | - | 96 KB RAM | | | - | 4 KB ��ȫ���o(h��)�^(q��)�K (SPROM) | | | - | 2 KB һ���ԟ�䛅^(q��)�K (OTP) | | | | | • | ѭ�h(hu��n)����У�(y��n) (CRC) ��Ԫ | | | | | • | 16ͨ����߅DMA������ | | | | | • | �r�}Դ (Clocks) | | | - | 4��24 MHz���� | | | - | RTC��32 kHz��ʎ�� | | | - | ��(n��i)��12 MHz RC��ʎ�� | | | - | ��(n��i)��10 kHz RC��ʎ�� | | | - | ��(n��i)��PLL���_(d��)480 MHz | | | | | • | RTC | | | - | 80λԪ�M��ݕ����� | | | | | • | Ӌ(j��)�r����PWM | | | - | 4��32λԪӋ(j��)�r�� | | | - | 12������(qi��ng)��PWM����12��16λԪӋ(j��)�r�� | | | - | 12��������PWM����2��16λԪӋ(j��)�r�� | | | - | 1��24λԪ����(sh��)SysTickӋ(j��)�r�� | | | - | 1�����T��Ӌ(j��)�r�� | | | - | 1��ҕ�����T��Ӌ(j��)�r�� |
| | • | ���߅ | | | - | 1��12λԪ�����_(d��)10ͨ��5 MSPS SAR ADC | | | - | 2��12λԪ1 MSPS DAC | | | - | 2���M�[�� (Rail-to-rail) ���^�� | | | - | 1���\(y��n)��Ŵ��� | | | | | • | ͨ�Ž��� | | | - | ���_(d��)6������UART���� (17 Mbps)������2��LIN���� | | | - | ���_(d��)3��ISO-7816���� (3.4 MHz)��֧��ȫ�p��UARTģʽ | | | - | 3��I2C���� (���_(d��)3.4 Mbps) | | | - | 1��SPI Flash���� (���_(d��)96 MHz) ֧���ľ�ģʽ | | | - | 1���ľ�SPI���� (���_(d��)96 MHz) | | | - | ���_(d��)3��SPI/ I2S���� (SPI���_(d��)96 MHz��I2S���_(d��)192 kHz/16-bit) | | | - | 1��I2S���� (192 kHz/ 32-bit) | | | - | 2��USCI���棬֧�ֿɳ��O(sh��)UART/ SPI/ I2C | | | - | 1��SD�������� (50 MHz) | | | | | • | ���ƽ��� | | | - | 1����������a���� | | | | | • | �������� | | | - | 늉�������1.8V��3.6V | | | - | �ضȷ�����-40��C��+105��C |
|
����admin ����ĕr�g��2018-10-10
