N76E003 的IO口開漏與推挽的區(qū)別
N76E003的中文規(guī)格書在I/O端口結構及工作模式里面介紹了四種準雙向，其中就包括了開漏與推換，他們兩者之間有什么區(qū)別呢？
我們先看網友在實際中遇到的問題及回答。
最近發(fā)現N76E003的IO開漏接的上拉會被IO又拉低，怎么會這么慘？是這個芯片本身的問題嗎？
現象描述： MCU電壓3V，VCC電壓4V。 VCC通過4.7K電阻接入IO口，IO口設置開漏。 輸出1 （非0即1），此時IO口電壓3.45V左右， 輸出0，電壓0V正常。
開漏端口不徹底？造成的影響是，控制PMOS時，有0.5V壓差，造成無法關斷。 請各位大咖指教。
開漏和推挽區(qū)別在于:
開漏，輸出端相當于三極管的集電極，要得到高電平狀態(tài)需要上拉電阻才行。 適合于做電流型的驅動，其吸收電流的能力相對強（一般20ma）。
推挽輸出：可以輸出高，低電平，連接數字器件。
開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。
推挽結構一般是指兩個三極管分別受兩互補信號的控制，總是在一個三極管導通的時候另一個截止。
開漏模式開漏輸出配置關閉所有內部上拉，當端口鎖定為邏輯0時，僅打開驅動端口的下拉晶體管。當端口鎖存為邏輯1時，它就和輸入模式一樣。通常用于I2C輸出線上，開漏引腳需要加一個外部上拉電阻，典型連一個電阻到VDD。 用戶需要注意的是，開漏模式輸出邏輯1的時候，應該由外部設備或電阻提供一個確定的電平。懸浮的引腳在掉電狀態(tài)下會引起漏電。
編輯：admin 最后修改時間：2018-03-12
